摘要
數(shù)據(jù)中心流量的爆炸式增長(zhǎng)推動(dòng)了對(duì)更高帶寬、更高能源效率光互連的需求。硅基光電子技術(shù)與電子-光子共封裝是前景廣闊的解決方案。本文綜述博通公司的最新工作,展示了高密度組裝、遠(yuǎn)端激光器一體化和光連接器等光電共封裝的關(guān)鍵技術(shù)。提出一種“半封裝”的光交換原型系統(tǒng),與傳統(tǒng)光模塊相比可實(shí)現(xiàn)匹配的帶寬密度提升一倍的功率節(jié)約。文章還討論了規(guī)?;a(chǎn)下進(jìn)一步提升密度、功效率和降低成本的前景。
前言
云計(jì)算、AI、5G、物聯(lián)網(wǎng)等業(yè)務(wù)的爆炸式增長(zhǎng)使數(shù)據(jù)中心網(wǎng)絡(luò)帶寬面臨嚴(yán)重的瓶頸。銅質(zhì)電接口在密度、散熱和傳輸距離方面正碰到基本物理極限。雖然可插拔光模塊暫時(shí)緩解了這些問(wèn)題,但是在 400G 以上速率擴(kuò)展時(shí)會(huì)面臨密度、功效率和成本的挑戰(zhàn)。硅基光電子與先進(jìn)電子-光子共封裝(簡(jiǎn)稱共封裝)可實(shí)現(xiàn)數(shù)量級(jí)的飛躍,大幅提高帶寬密度、能源效率和成本效益。這是通過(guò)應(yīng)用大批量 CMOS 工藝實(shí)現(xiàn)光子與交換/計(jì)算 ASIC 的高密度集成來(lái)實(shí)現(xiàn)的。異質(zhì)集成的高速光電子系統(tǒng)可實(shí)現(xiàn)更緊密的結(jié)合,解鎖性能、功效率和可擴(kuò)展性的優(yōu)勢(shì)。 本文綜述博通的最新工作,展示實(shí)現(xiàn)高密度數(shù)據(jù)中心光交換共封裝所需的關(guān)鍵技術(shù)。提出一種“半封裝”光交換原型系統(tǒng),相比傳統(tǒng)光模塊可實(shí)現(xiàn)一半的功率[1]。文章還討論了共封裝在密度、功效率、可靠性和成本方面的進(jìn)一步提升前景。
高密度組裝
共封裝的關(guān)鍵技術(shù)之一是實(shí)現(xiàn)超高密度電-光 I/O 引腳配準(zhǔn)。博通的 SCIP(Silicon Chiplet Photonics Package)技術(shù)利用 TSV 和高密度鍵合,實(shí)現(xiàn)硅基光電子chip 和 ASIC chip 在 130um 引腳距下對(duì)準(zhǔn)(圖 1)[1]。高密度短距(<150 um)線路實(shí)現(xiàn)了每比特能量效率低于 1pJ,比現(xiàn)有技術(shù)提高 10 倍。博通實(shí)現(xiàn)高密度三維堆疊芯片級(jí)封裝,采用晶圓鍵合的加工過(guò)的 ASIC 和光子晶圓 (圖 2)[1]。實(shí)現(xiàn)穩(wěn)定的對(duì)準(zhǔn)和鍵合以及晶圓薄化(75 um)、TSV 開(kāi)槽均勻性和隱形切割等技術(shù)對(duì)高密度集成至關(guān)重要。隨后基板上順序共封裝鍵合的芯片/光學(xué)引擎和 ASIC 利用焊膏回流和精確的底部充填來(lái)實(shí)現(xiàn)。
圖 1. I/O 引腳配準(zhǔn)
圖 2. 高密度 CoW 組裝技術(shù)
遠(yuǎn)端激光器一體化
由于硅基光電子無(wú)法一體化集成激光器,因此需要使用遠(yuǎn)端激光模塊(RLM)提供光源[1]。博通設(shè)計(jì)實(shí)現(xiàn)熱插拔 RLM,遵循 QSFP-DD 標(biāo)準(zhǔn),單通道提供高達(dá) 21dBm 的光功率并實(shí)現(xiàn)安全鎖定(圖 3)[1]。RLM 實(shí)現(xiàn)與光引擎的連接器盲配對(duì),方便維護(hù)更換。
圖 3. 遠(yuǎn)端激光器模塊:上為背視圖,下為組裝視圖
光連接器
博通還研發(fā)了適用于回流焊接的中端密度(127 um 引腳距)熱插拔光連接器,使光電共封裝系統(tǒng)可以實(shí)現(xiàn)插座安裝或焊接安裝的靈活性(圖 4)[1]。該定制連接器應(yīng)用成熟的光纖陣列工藝確保可靠性,并支持現(xiàn)場(chǎng)更換。博通已在 14.43mm 的緊湊光子芯片邊緣演示了低損耗、可重復(fù)配對(duì)高達(dá) 72 對(duì)光纖的光連接器。這種“插拔式”共封裝光系統(tǒng)簡(jiǎn)化了組裝和升級(jí)。
圖 4. 光連接器
系統(tǒng)集成與性能
圖 5 展示博通“半封裝”光交換原型系統(tǒng)[1]。4 個(gè)光引擎每個(gè)包含 32 路 100Gbps 與 ASIC 芯片共封裝。RLM 提供光源,每個(gè)包含 8 個(gè)激光器的 RLM 支持每個(gè)光引擎的 32 個(gè)發(fā)送通道。芯片與光引擎之間的電插入損耗僅 2-3 dB,比可插拔模塊低 5 倍(圖 6、7),從而將接口功耗降低一半。共封裝光系統(tǒng)符合 IEEE 標(biāo)準(zhǔn),接收機(jī)靈敏度余量充足(圖 8、9)。
圖 5. 半封裝光交換原型,拆下上蓋
圖 6. ASIC 發(fā)射機(jī)至光引擎的電信道插入損耗
圖 7. 光引擎接收機(jī)至 ASIC 的電信道插入損耗
圖 8. 共封裝光系統(tǒng)發(fā)射機(jī)性能
圖 9. 共封裝光系統(tǒng)接收機(jī)性能
討論
該半封裝光原型系統(tǒng)證明共封裝光學(xué)可交付與可插拔模塊相當(dāng)?shù)膸挘膬H為其一半。盡管還需要進(jìn)一步工程化實(shí)現(xiàn)全面商用,但密度、效率和性能的重大提升源自緊密的共封裝。將這些技術(shù)推廣至先進(jìn) CMOS 工藝和新一代光子技術(shù),將可實(shí)現(xiàn)更高密度的帶寬擴(kuò)展。
可靠性、熱設(shè)計(jì)、制造能力、組裝成本及軟件集成等技術(shù)挑戰(zhàn)仍待解決。但是,考慮到數(shù)據(jù)中心業(yè)務(wù)量的陡峭指數(shù)增長(zhǎng),規(guī)?;瘧?yīng)用帶來(lái)的功率和成本節(jié)約非??捎^。共封裝技術(shù)的推廣類(lèi)似 2.5D 硅基板載板用于 ASIC 集成的快速發(fā)展。集成激光器、光背板和先進(jìn) CMOS 光互連等前沿技術(shù)進(jìn)展非常樂(lè)觀。
未來(lái)十年,共封裝光技術(shù)將應(yīng)用于主流以突破高性能計(jì)算和網(wǎng)絡(luò)中的銅質(zhì)瓶頸。博通等公司在高密度光子集成功和先進(jìn)三維封裝等關(guān)鍵技術(shù)的重要進(jìn)展奠定了實(shí)現(xiàn)這一顛覆性變革的基礎(chǔ)。
參考文獻(xiàn)
[1]Muth, K et al: “Key Technology Enablers for Co-packaged Optics” September 2022, Invited paper, ECOC, Basel, Switzerland
[2]K. Muth, V. Raghuraman, S. Kannan and H. Potluri, "High Density Integration Technologies for SiPh Based Optical I/Os," 2023 IEEE 73rd Electronic Components and Technology Conference (ECTC), Orlando, FL, USA, 2023, pp. 212-215, doi: 10.1109/ECTC51909.2023.00044.
新聞來(lái)源:逍遙設(shè)計(jì)自動(dòng)化