臺積電布局3DBlox 推動(dòng)3DIC技術(shù)新進(jìn)展

  ICC訊 在2024年臺積電OIP生態(tài)系統(tǒng)論壇上，臺積電的一個(gè)技術(shù)講座重點(diǎn)討論了如何最大限度地提高3DIC（3D集成電路）的設(shè)計(jì)效率。隨著半導(dǎo)體技術(shù)的快速發(fā)展，3DIC已成為提高芯片性能、能效和密度的下一個(gè)前沿領(lǐng)域。臺積電一直致力于簡化這些尖端解決方案的設(shè)計(jì)流程，而3DBlox正是這一使命的核心。3DBlox是臺積電推出的一個(gè)創(chuàng)新框架，包含標(biāo)準(zhǔn)化設(shè)計(jì)語言，旨在解決3DIC設(shè)計(jì)的復(fù)雜性。 以下是臺積電3DIC方法小組副總監(jiān)Jim Chang的演講綜述。

  2022年~2023年的進(jìn)展：為3DBlox奠定基礎(chǔ)

  2022年，臺積電開始探索如何展示其3DFabric產(chǎn)品，特別是CoWoS（基板上晶圓芯片封裝）和INFO（集成扇出型封裝），它們是3DIC的關(guān)鍵技術(shù)。CoWoS使用硅中介層集成芯片，而INFO則使用RDL（再分布層）中介層。臺積電將這些方法結(jié)合在一起，創(chuàng)造出CoWoS-R和CoWoS-L，前者用RDL技術(shù)取代硅中介層，后者則集成了本地硅互連。

  有了這些構(gòu)件之后，臺積電意識到他們需要一種系統(tǒng)的方法來表示其日益復(fù)雜的技術(shù)產(chǎn)品。這促成了3DBlox的誕生，它為表示臺積電3DFabric技術(shù)的所有可能配置提供了標(biāo)準(zhǔn)結(jié)構(gòu)。通過專注于三個(gè)關(guān)鍵要素——芯片、芯片接口和接口之間的連接，臺積電能夠有效地模擬各種3DIC配置。

  到2023年，臺積電已在芯片再利用和設(shè)計(jì)可行性方面進(jìn)行了深入研究，為早期設(shè)計(jì)探索引入了一種自上而下的方法。這種方法使臺積電及其客戶在獲得所有設(shè)計(jì)細(xì)節(jié)之前，就能進(jìn)行早期電氣和熱分析。臺積電通過一個(gè)允許芯片鏡像、旋轉(zhuǎn)或翻轉(zhuǎn)，同時(shí)保持芯片信息主列表的系統(tǒng)，開發(fā)了一種簡化的方法來檢查多個(gè)芯片的設(shè)計(jì)規(guī)則。

  2024年的創(chuàng)新：利用3DBlox克服復(fù)雜性

  到2024年，臺積電將面對3DIC系統(tǒng)日益增長的復(fù)雜性，并制定新的戰(zhàn)略來解決這一問題。關(guān)鍵的創(chuàng)新是將三維設(shè)計(jì)挑戰(zhàn)分解為更易于管理的二維問題，重點(diǎn)關(guān)注總線、TSV（硅通孔）和PG（電源/地線）結(jié)構(gòu)。這些元素一旦在三維平面規(guī)劃階段定位，就會轉(zhuǎn)化為二維問題，利用現(xiàn)有的二維設(shè)計(jì)解決方案簡化整個(gè)流程。

  2024年的關(guān)鍵技術(shù)發(fā)展

  臺積電2024年的重點(diǎn)是最大限度地提高3DIC設(shè)計(jì)效率，主要圍繞五個(gè)發(fā)展領(lǐng)域：設(shè)計(jì)規(guī)劃、實(shí)施、分析、物理驗(yàn)證和基板布線。

  （1）設(shè)計(jì)規(guī)劃：管理電氣和物理限制

  在3DIC系統(tǒng)中，放置總線、TSV和PG結(jié)構(gòu)需要同時(shí)注意電氣和物理限制，尤其是電遷移和IR（EMIR）限制。芯片間的功率傳輸必須精確，PG結(jié)構(gòu)在為其他設(shè)計(jì)元素節(jié)省物理資源的同時(shí)，還能維持必要的功率。

  臺積電的關(guān)鍵創(chuàng)新之一是將單個(gè)TSV實(shí)體轉(zhuǎn)換為密度值，從而可以對其進(jìn)行數(shù)值建模。通過使用Cadence Cerebrus Intelligent Chip Explorer和Synopsys DSO.ai等人工智能驅(qū)動(dòng)引擎，臺積電能夠探索解決方案空間，并反向映射總線、TSV和PG結(jié)構(gòu)的最佳解決方案。通過這種方法，設(shè)計(jì)人員可以為其特定設(shè)計(jì)選擇最佳折衷方案。

  此外，2024年還強(qiáng)調(diào)了芯片與封裝的協(xié)同設(shè)計(jì)。臺積電與主要客戶合作，共同應(yīng)對芯片和封裝團(tuán)隊(duì)之間的協(xié)調(diào)挑戰(zhàn)，這兩個(gè)團(tuán)隊(duì)以前是獨(dú)立運(yùn)作的。通過使用3DBlox的通用對象格式和通用約束，團(tuán)隊(duì)可以更高效地協(xié)作，在流程早期，甚至在技術(shù)文件可用之前解決設(shè)計(jì)約束。

  （2）實(shí)施：加強(qiáng)重復(fù)使用和分層設(shè)計(jì)

  隨著客戶要求提高芯片復(fù)用率，臺積電在3DBlox語言中開發(fā)了分層解決方案，以支持不斷增長的3DIC設(shè)計(jì)。隨著對齊多個(gè)芯片所需的對準(zhǔn)標(biāo)記數(shù)量不斷增加，臺積電與EDA合作伙伴密切合作，確定了四種主要類型的對準(zhǔn)標(biāo)記，并將其自動(dòng)插入到布局與繞線流程中。

  （3）分析：解決多物理場相互作用問題

  在3DIC設(shè)計(jì)中，多物理場相互作用（尤其是與熱問題有關(guān)的相互作用）變得更加突出。臺積電認(rèn)識到，由于不同物理引擎之間的耦合效應(yīng)更強(qiáng)，因此3DIC中的熱問題比傳統(tǒng)2D設(shè)計(jì)中更為突出。為解決這一問題，臺積電開發(fā)了一個(gè)通用數(shù)據(jù)庫，允許不同的引擎根據(jù)預(yù)定義的標(biāo)準(zhǔn)進(jìn)行交互和會聚，從而實(shí)現(xiàn)對設(shè)計(jì)空間的有效探索。

  2024年推出的關(guān)鍵分析工具之一是翹曲分析，這對3DIC結(jié)構(gòu)尺寸的增長至關(guān)重要。臺積電開發(fā)了Mech Tech文件，為行業(yè)合作伙伴定義了促進(jìn)應(yīng)力模擬的必要信息，填補(bǔ)了半導(dǎo)體行業(yè)在翹曲解決方案方面的空白。

  （4）物理驗(yàn)證：確保3DIC設(shè)計(jì)的完整性

  臺積電解決了天線效應(yīng)這一制造問題，金屬可能積累等離子電荷，這些電荷可通過TSV和凸點(diǎn)穿透柵極氧化物。通過與EDA伙伴合作，臺積電創(chuàng)建了一個(gè)設(shè)計(jì)規(guī)則檢查 (DRC) 平臺，可對天線效應(yīng)進(jìn)行建模和捕捉，確保在設(shè)計(jì)過程中考慮到天線效應(yīng)。

  2024年，臺積電還推出了針對3DIC系統(tǒng)的布局與原理圖 (LVS) 驗(yàn)證增強(qiáng)功能。在此之前，LVS層采用一頂一底的芯片配置。然而，3DBlox全新的自動(dòng)生成工具可準(zhǔn)確驗(yàn)證任何配置，支持更復(fù)雜的多芯片設(shè)計(jì)。

  （5）基板布線：應(yīng)對日益增長的復(fù)雜性

  隨著3DIC集成規(guī)模的擴(kuò)大，基板布線的復(fù)雜性也在增加?；逶O(shè)計(jì)歷來是一個(gè)手動(dòng)過程?；宄叽绲牟粩鄶U(kuò)大，加上現(xiàn)代3DIC設(shè)計(jì)的復(fù)雜要求，使這一領(lǐng)域必須進(jìn)行新的創(chuàng)新。

  臺積電三年前開始研究Interposer Substrate Tech文件格式，到2024年，他們已經(jīng)能夠?qū)Ω叨葟?fù)雜的結(jié)構(gòu)進(jìn)行建模，例如在模型中包含淚滴形結(jié)構(gòu)。這一進(jìn)步更準(zhǔn)確、更詳細(xì)地展示了基板，對于3DIC領(lǐng)域出現(xiàn)的更大型、更復(fù)雜的設(shè)計(jì)至關(guān)重要。臺積電通過3DFabric聯(lián)盟與OSAT伙伴合作支持這種格式。

  總結(jié)：3DBlox——為3DIC創(chuàng)新鋪平道路

  臺積電公司的3DBlox框架已被證明是管理3DIC設(shè)計(jì)復(fù)雜性和規(guī)模的關(guān)鍵一步。從2023年的早期探索和設(shè)計(jì)可行性，到2024年在設(shè)計(jì)規(guī)劃、實(shí)施、分析、物理驗(yàn)證和基底布線方面的突破，臺積電的創(chuàng)新正在為更高效、更可擴(kuò)展的3DIC解決方案鋪平道路。隨著業(yè)界向更先進(jìn)的3D集成邁進(jìn)，3DBlox委員會宣布計(jì)劃通過IEEE公開發(fā)布3DBlox標(biāo)準(zhǔn)。未來幾年，3DBlox將繼續(xù)發(fā)揮重要作用，幫助設(shè)計(jì)人員滿足半導(dǎo)體技術(shù)日益增長的需求。