用戶名: 密碼: 驗(yàn)證碼:

DARPA PIPES項(xiàng)目展示光學(xué)互連成果,光信號(hào)接口代替了傳統(tǒng)電子I/O,實(shí)現(xiàn)傳輸距離和效率的大幅提升

摘要:在美國(guó)國(guó)防高級(jí)研究計(jì)劃局(DARPA)“面向極端可擴(kuò)展性的封裝光子”(PIPES)項(xiàng)目的支持下,英特爾和Ayar Labs公司的研究人員展示了在使用光改善芯片互聯(lián)性方面的初步進(jìn)展。

  在美國(guó)國(guó)防高級(jí)研究計(jì)劃局(DARPA)“面向極端可擴(kuò)展性的封裝光子”(PIPES)項(xiàng)目的支持下,英特爾和Ayar Labs公司的研究人員展示了在使用光改善芯片互聯(lián)性方面的初步進(jìn)展。

  通過(guò)光纖傳輸信號(hào)支撐了今天互聯(lián)網(wǎng)的發(fā)展,光收發(fā)器在數(shù)據(jù)中心也無(wú)處不在,但數(shù)字系統(tǒng)仍然依靠電子在金屬線上的移動(dòng)來(lái)推動(dòng)板上集成電路(IC)之間的數(shù)據(jù)。芯片封裝的電信號(hào)傳輸?shù)木窒拚絹?lái)越限制整體帶寬和信號(hào)傳輸效率,從而影響了先進(jìn)系統(tǒng)的性能。

  PIPES項(xiàng)目正在探索擴(kuò)大光學(xué)組件使用范圍的方法,以解決這些限制問(wèn)題,并使數(shù)字微電子器件達(dá)到新的性能水平。該項(xiàng)目的主要目標(biāo)是開(kāi)發(fā)具有光子接口的先進(jìn)集成電路,能夠在每個(gè)封裝中以低于1pJ/bit的功耗驅(qū)動(dòng)大于>100Tbps的輸入/輸出(I/O)。

  2019年11月,Ayar Labs因獲得DARPA PIPES項(xiàng)目經(jīng)費(fèi)支持而被選為英特爾的光I/O解決方案合作伙伴。Ayar使用硅制造技術(shù)來(lái)開(kāi)發(fā)高速的、基于光學(xué)的互連“小芯片”,并使用光來(lái)替代傳統(tǒng)的通信電子產(chǎn)品,將互連帶寬密度提高1000倍,功耗降低10倍。

  為了完成演示,英特爾和Ayar Labs的研究人員采用了DARPA另外兩個(gè)項(xiàng)目所取得的技術(shù)進(jìn)步,一是光優(yōu)化嵌入式微處理器(POEM)二是通用異構(gòu)集成和IP重用策略(CHIPS)。

  DARPA POEM項(xiàng)目。項(xiàng)目尋求開(kāi)發(fā)可集成在嵌入式微處理器中的光子技術(shù),以實(shí)現(xiàn)微處理器與動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)內(nèi)部和之間的無(wú)縫、高效、高容量通信。Ayar Labs在POEM項(xiàng)目下的工作實(shí)現(xiàn)了第一個(gè)TeraPHY光學(xué)I/O小芯片。

  DARPA CHIPS項(xiàng)目。研究人員還利用了DARPA CHIPS項(xiàng)目下英特爾開(kāi)發(fā)的低功耗信號(hào)標(biāo)準(zhǔn)和小芯片封裝工藝。為了幫助應(yīng)對(duì)設(shè)計(jì)成本的快速增加和提高系統(tǒng)靈活性,CHIPS項(xiàng)目目標(biāo)是開(kāi)發(fā)一個(gè)離散的模塊化、可重復(fù)使用的IP塊生態(tài)系統(tǒng),可以使用各種集成技術(shù)將其組裝到系統(tǒng)中。該項(xiàng)工作的關(guān)鍵是建立通用接口標(biāo)準(zhǔn),英特爾為此研發(fā)了高級(jí)接口總線(AIB)。AIB是一個(gè)公開(kāi)可用的開(kāi)放接口標(biāo)準(zhǔn),使該項(xiàng)目下工作的Intel和其他芯片IP供應(yīng)商可以輕松構(gòu)建可相互操作的小芯片。PIPES團(tuán)隊(duì)使用AIB接口標(biāo)準(zhǔn)來(lái)集成MCM和封裝內(nèi)光學(xué)器件。

  在PIPES項(xiàng)目的第一階段,Ayar的TeraPHY小芯片與采用AIB接口和Intel EMIB硅橋封裝的Intel FPGA共同封裝,成功地用高效的光信號(hào)接口取代了先進(jìn)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的傳統(tǒng)電輸入/輸出(I/O)——電串行器/解串器(SERDES)小芯片。這些SERDES小芯片可在需要快速數(shù)據(jù)移動(dòng)時(shí)補(bǔ)償有限的I/O,從而實(shí)現(xiàn)高速通信和其他功能。

  用于演示的共封裝TeraPHY小芯片采用GlobalFoundries 45nm工藝制造,能夠支持每秒2 Terabits(Tbps)的I/O帶寬,功耗只是電I/O的一小部分。團(tuán)隊(duì)還利用英特爾先進(jìn)的封裝和互連技術(shù),將TeraPHY和英特爾FPGA內(nèi)核集成在一個(gè)封裝中,創(chuàng)建了帶有封裝內(nèi)光學(xué)器件的多芯片模塊(MCM)。集成的解決方案通過(guò)帶有直接來(lái)自FPGA的單模光纖實(shí)現(xiàn)高速數(shù)據(jù)鏈路,大大提高了互連范圍、效率和延遲。

  DARPA PIPES項(xiàng)目負(fù)責(zé)人Gordon Keeler博士說(shuō):“該初期成果展示了朝著實(shí)現(xiàn)可利用光信號(hào)優(yōu)勢(shì)的強(qiáng)大系統(tǒng)邁出了一大步。帶有光接口的FPGA將產(chǎn)生廣泛的影響,改善高性能計(jì)算、人工智能、大規(guī)模仿真和先進(jìn)雷達(dá)等與國(guó)防部相關(guān)的能力。通過(guò)這次演示,英特爾團(tuán)隊(duì)朝著我們的目標(biāo)邁出了堅(jiān)實(shí)的一步?!?

  隨著PIPES的進(jìn)展,英特爾團(tuán)隊(duì)將繼續(xù)提高集成技術(shù)的性能。在該項(xiàng)目的下一階段,PIPES研究人員都將聚焦使總信號(hào)速率達(dá)到100Tbps甚至更高,使各種光子學(xué)技術(shù)日趨成熟,并滿足對(duì)效率、延遲和帶寬密度的苛刻要求。

【加入收藏夾】  【推薦給好友】 
免責(zé)聲明:凡本網(wǎng)注明“訊石光通訊咨詢網(wǎng)”的所有作品,版權(quán)均屬于光通訊咨詢網(wǎng),未經(jīng)本網(wǎng)授權(quán)不得轉(zhuǎn)載、摘編或利用其它方式使用上述作品。 已經(jīng)本網(wǎng)授權(quán)使用作品的,應(yīng)在授權(quán)范圍內(nèi)使用,反上述聲明者,本網(wǎng)將追究其相關(guān)法律責(zé)任。
※我們誠(chéng)邀媒體同行合作! 聯(lián)系方式:訊石光通訊咨詢網(wǎng)新聞中心 電話:0755-82960080-168   Right