光電共封裝芯片在系統(tǒng)應(yīng)用中的展望

  作為業(yè)界技術(shù)熱點，光電共封裝技術(shù)在過去的幾年里一直是談?wù)撦^多的話題。在2020年初的時候，Intel展示了應(yīng)用硅光技術(shù)實現(xiàn)光電共封裝的首款交換芯片。本公眾號也根據(jù)業(yè)界已有的調(diào)研數(shù)據(jù)，介紹了硅光技術(shù)的現(xiàn)在和未來。隨著時間進入2021年，IEEE和OIF這兩大國際標(biāo)準(zhǔn)組織先后成立了工作組，開始研究下一代224Gbps速率系統(tǒng)。在向著224Gbps速率進發(fā)的新時代，光電共封裝技術(shù)成為了實現(xiàn)更高速率、更大帶寬、較低功耗的網(wǎng)絡(luò)和計算芯片的一條必由之路。隨著業(yè)界對光電共封裝技術(shù)研究的深入，對其具體實現(xiàn)方式有了多種方案。雖然目前真正使用光電共封裝技術(shù)的網(wǎng)絡(luò)和計算芯片還很稀少，但我們已經(jīng)可以展望一下在接下來的幾年里會出現(xiàn)的光電共封裝芯片的形態(tài)，以及這一前沿技術(shù)可能會帶來的工程挑戰(zhàn)。

  在探討224Gbps速率系統(tǒng)的實現(xiàn)途徑時，曾經(jīng)提到采用硅光和光電共封裝技術(shù)芯片的兩種設(shè)計方案。一種是交換芯片Die上引出短距的XSR接口，通過XSR接口與芯片基板上的光部分進行電氣互連，用于信號調(diào)制的DSP部分與光部分放在一起。另一種則是將DSP部分進一步集成到交換芯片Die上，從而簡化芯片基板上的光部分，降低芯片內(nèi)部光部分的功耗。

采用光電共封裝技術(shù)的芯片架構(gòu)

  不論采用哪種方式，都意味著在芯片內(nèi)部基板上核心Die的四周要放置一圈光電轉(zhuǎn)換模塊。根據(jù)現(xiàn)有交換芯片的大小，如果采用較大尺寸的光電轉(zhuǎn)換模塊，只能放置8個;如果將每個大的光電轉(zhuǎn)換模塊分成兩個小模塊，則可以放置16個。于是，對于51.2T交換容量的芯片，光電共封裝設(shè)計存在兩種形態(tài)(Form Factor)，每個光電轉(zhuǎn)換模塊的交換容量需要達(dá)到6.4T或3.2T。如果未來的芯片交換容量進一步提升到102.4T，則每個光電轉(zhuǎn)換模塊的交換容量需要翻倍達(dá)到12.8T或6.4T。

光電共封裝芯片的兩種實現(xiàn)方式

  不論光電轉(zhuǎn)換模塊的尺寸是大還是小，在芯片基板上都存在通過BGA焊接或Socket連接的安裝方式。BGA焊接方式雖然很成熟，但一旦焊接在基板上，出現(xiàn)故障時的更換顯然會比較麻煩。通過Socket的方式放置光電轉(zhuǎn)換模塊，在維修更換方面會更為容易一些，但需要連接器廠家開發(fā)能在芯片基板上使用的小尺寸Socket產(chǎn)品。

光電共封裝芯片上的Socket應(yīng)用

  對于這兩種尺寸的光電轉(zhuǎn)換模塊在基板上的管腳排布方式，目前業(yè)界普遍認(rèn)為有0.4mm和0.8mm兩種間距規(guī)格可供選擇。對于大的光電轉(zhuǎn)換模塊，由于管腳數(shù)量較多，使用0.8mm間距的焊盤陣列更為合適;對于小的光電轉(zhuǎn)換模塊，則可以考慮使用0.4mm間距的焊盤陣列。芯片設(shè)計者在選擇基板上光電轉(zhuǎn)換模塊的管腳間距尺寸時，不僅要考慮加工可實現(xiàn)性，還要考慮基板上信號走線的難易程度。

光電轉(zhuǎn)換模塊在基板上不同間距的管腳排布

  針對光電轉(zhuǎn)換模塊兩種尺寸的管腳間距，其與基板上核心Die之間的高速信號鏈路長度也會不同。根據(jù)初步的估計，采用0.4mm管腳間距的小尺寸光電轉(zhuǎn)換模塊在芯片基板上的走線長度會更短一些。對于112Gbps和224Gbps信號速率，更短的傳輸距離不僅意味著更高的信號質(zhì)量，也意味著更低的能耗。因此，業(yè)界目前更傾向于在光電共封裝的高密度交換芯片里使用小尺寸的光電轉(zhuǎn)換模塊。對于一些密度不是太高的網(wǎng)絡(luò)或計算類芯片，在芯片基板上使用大尺寸的光電轉(zhuǎn)換模塊也是可行的。

光電轉(zhuǎn)換模塊不同尺寸管腳間距對應(yīng)的高速鏈路長度

  有了光電共封裝交換芯片的初步設(shè)計方案，使用這種芯片的盒式交換機的系統(tǒng)設(shè)計就有了眉目。交換機面板側(cè)的IO形態(tài)沒有什么大的變化，但IO模塊與交換芯片之間的信號連接從PCB上的電信號變?yōu)榱斯饫w互連?？梢韵胂笠幌?，打開這種盒式交換機設(shè)備的上蓋，映入眼簾的將會是一束束纖細(xì)的光纖。

使用光電共封裝芯片的盒式交換機形態(tài)

  由于交換機上有數(shù)量眾多的IO端口，設(shè)備內(nèi)部的光纖數(shù)量也就不會少。而且由于各個IO模塊與光電共封裝芯片之間的距離各不相同，這也就使得從芯片上引到IO端口的光纖長度會差異較大。如果光電共封裝芯片的外部信號接口引出統(tǒng)一長度的光纖，這不僅會增加芯片的成本，還會增加交換機設(shè)備內(nèi)部光纖布線的復(fù)雜度。

光電共封裝芯片所需的不同長度光纖

  如果光電共封裝芯片不直接把光纖引到IO口上，而是在芯片四周放置光纖連接器，那么就可以讓光電共封裝芯片的外部信號接口全部引出長度相同的光纖。這些從芯片引出的光纖連接到光纖連接器上，經(jīng)由連接器轉(zhuǎn)接之后，再連接到IO端口上。于是，光電共封裝芯片就只需要一種規(guī)格，用戶只需要采購長度不同的光纖即可。而購買和使用不同長度的光纖，將會降低鏈路組裝的復(fù)雜度和成本。

使用板載光連接器的互連方式

  任何一種先進技術(shù)，一旦進入到工程實踐，就必須要考慮可靠性和可維護性的問題，光電共封裝的芯片設(shè)計技術(shù)也不例外。由于這類芯片會用到大量的光纖進行信號連接，而光纖的彎曲半徑、覆蓋膜厚度等因素都會影響到光纖的失效率，所以選擇哪種類型的光纖、如何取得更高的生產(chǎn)加工良率，都將會是芯片設(shè)計者、系統(tǒng)設(shè)計者需要仔細(xì)考慮的問題。

  影響光纖可靠性的因素

  除了光纖的選擇之外，在光電共封裝芯片的光電轉(zhuǎn)換模塊里還存在大量的激光器。按照目前的估計，每一個小的光電轉(zhuǎn)換模塊(光引擎)里會有4～16個激光器。這樣一來，在光電共封裝芯片里就存在一個較大的激光器陣列。

  光電共封裝交換芯片所需的激光器

  在將每個激光器的良率都看成是與其它激光器不相干的情況下，每個激光器良率的累積就將是整個光引擎的良率。按照理論計算，對于具有4個激光器的光引擎，只有每個激光器的良率達(dá)到98%，光引擎的良率才能超過90%。而如果在一個光引擎里有多達(dá)16個的激光器，則每個激光器的良率要達(dá)到99.5%，光引擎的良率才能超過90%。良率的這些限制對于整個硅光模塊生產(chǎn)加工的品質(zhì)控制提出了很高的要求。

激光器陣列良率的預(yù)計變化曲線

  如果把激光器拿到光電共封裝芯片的外面，激光器質(zhì)量的好壞就不會影響到主芯片的良率，這樣做還可以有效地降低主芯片的功耗，畢竟眾多激光器的功率消耗也不小。但這樣做又會帶來另外的一個問題，那就是激光器上的光信號與芯片內(nèi)部硅光模塊部分對接時的光耦合損耗。按照目前的預(yù)計，將激光器集成到芯片內(nèi)部，光耦合損耗只有0.5 dB左右。而一旦將激光器拿到芯片外部，光耦合損耗就將增加到4.5 dB左右。對于112Gbps或224Gbps信號速率，是否要增加額外的4 dB信號衰減，是必須要仔細(xì)斟酌的事情。

激光器放到主芯片之外帶來的光耦合損耗

  從以上的探討中可以看到，先進的光電共封裝芯片設(shè)計技術(shù)雖然對于解決信號速率的提升、芯片帶寬容量增加的問題有極大的助力，但需要考慮的工程實踐問題也不少。這些工程問題的解決有賴于廣大技術(shù)人員在未來幾年的持續(xù)努力。

  總 結(jié)

  最近這幾年，一談到光電共封裝技術(shù)，人們往往就會想到其在交換芯片上的應(yīng)用。其實除了交換芯片之外，光電共封裝技術(shù)在傳統(tǒng)的光模塊、GPU等計算類芯片、火熱的AI加速計算芯片上都可以得到應(yīng)用。光電共封裝技術(shù)的應(yīng)用不僅會改變芯片設(shè)計的方式，也將會改變整機系統(tǒng)的設(shè)計方式。

  光電共封裝技術(shù)廣泛的應(yīng)用場合

  按照Intel、Broadcom等廠家的預(yù)計，光電共封裝技術(shù)將會在2023～2025年之間得到實際應(yīng)用，對應(yīng)的芯片產(chǎn)品到時也會開始逐漸推向市場。雖然距離實際工程應(yīng)用還有幾年的時間，但對于光電共封裝技術(shù)的深入研究已經(jīng)刻不容緩了。這也正是OIF等標(biāo)準(zhǔn)組織開始考慮制定針對這類產(chǎn)品國際標(biāo)準(zhǔn)的原因。相信隨著標(biāo)準(zhǔn)組織工作的推進，光電共封裝技術(shù)的落地將會更加有據(jù)可循。