Credo發(fā)布3.2T BlueJay重定時器Chiplet

  ICC訊（編譯：Nina）Credo推出3.2Tbps BlueJay重定時器小芯片（Chiplet），旨在支持64通道的56Gbps PAM4 LR DSP連接。BlueJay小芯片針對用于高級交換、高性能計算、人工智能 (AI) 和機(jī)器學(xué)習(xí)應(yīng)用的多芯片模塊 (Multi-chip-module，MCM) ASIC。

  Credo聲稱，這款重定時器小芯片使用超低功耗線束 (Bunch of Wires，BoW) 芯片到芯片接口，來與主機(jī)端的MCM片上系統(tǒng) (System-on-chip，SoC) 內(nèi)核通信。寬總線BoW接口針對高性能計算應(yīng)用的TSMC CoWoS封裝技術(shù)進(jìn)行了優(yōu)化。在線路側(cè)方面，小芯片支持64通道的56G PAM4 LR SerDes，Credo稱這使其能在各種系統(tǒng)級配置中順利集成。Credo補(bǔ)充說，SerDes的設(shè)計使BlueJay小芯片能夠以臺積電的28納米工藝制造。

  使用將SerDes移到片外的小芯片方法，可以釋放多達(dá)30%的ASIC芯片面積，以用于其他功能，例如額外的計算、提高的交換性能和更深的路由表。Credo全球銷售副總裁Michael Girvan Lampe表示：“集成小芯片使我們的客戶能夠以更高的性能加速ASIC設(shè)計，以支持高級交換、存儲、高性能計算、人工智能、機(jī)器學(xué)習(xí)和服務(wù)提供商應(yīng)用。這些數(shù)據(jù)密集型應(yīng)用對下一代ASIC提出了廣泛的架構(gòu)要求?！?

  650 Group創(chuàng)始人兼技術(shù)分析師Alan Weckel評論道：“網(wǎng)絡(luò)和數(shù)據(jù)中心架構(gòu)基礎(chǔ)設(shè)施正從400Gbps過渡到800Gbps甚至更高，需要結(jié)合數(shù)字核心和模擬接口功能的更高性能、更低功耗的ASIC。然而，在單片ASIC組件中實現(xiàn)性能具有挑戰(zhàn)性，因為模擬和數(shù)字處理節(jié)點以不同的速度發(fā)展。使用Credo重定時器小芯片的多芯片模塊將模擬接口與數(shù)字核心ASIC分離，從而降低成本、降低風(fēng)險并加快過渡周期。”